完成FPGA原型验证测试工作，确保公司产品在整个原型仿真验证流程中可以正确工作；

对产品每个新功能进行验证（主要是开发包括小型电路、验证平台、运行脚本在内的测试用例），并进行产品的性能、鲁棒性以及可用性的分析评测，签字认可产品的最终新版本发布。

微电子、电子、通信、计算机及相关专业本科以上学历，掌握数字集成电路基础知识，如：Verilog HDL、逻辑仿真、形式验证、逻辑综合等；

熟悉 FGPA 原型验证或ASIC 设计流程，有使用 FPGA或EDA 工具（Xilinx/Altera/Cadence/Synopsys/Mentor）经验者优先；

有以下三方面经验（之一或以上）者优先：

(A) 了解SystemVerilog和/或UVM，或者有纯Verilog Testbench编写和仿真经验；

(B) 熟悉各种接口规范，如SPI、I2C、PCIE等，或者了解RISCV、NOC等技术；

(C) 熟悉 Linux/Unix 工作环境，有脚本设计或自动化测试经验；

具备良好的交流能力和团队协作精神；

对技术有追求，能快速接受和掌握新技术，有较强的独立、主动的学习能力。